430億歐元砸向晶片，歐盟想要什麼？

來源：沒蠟筆的小新 釋出時間：2023-04-19 15:40

1、加強歐洲在更小、更快的晶片方面的研究和技術領先地位；

2、建設和加強自身在進步前輩晶片設計、製造和封裝方面的創新能力，並將其轉化為貿易產品；

3、制定適當的框架，到 2030 年大幅提高產能，在全球半導體產能中的份額進步到20%；

4、解決嚴峻的技能短缺題目，吸引新人才並支援純熟勞動力的泛起；

5、深入瞭解全球半導體供應鏈。

在4月18日的會議上，歐盟委員會提出了三個主要步履方針或支柱，以實現歐洲晶片法案的目標：

1、“歐洲晶片計劃”，支援大規模技術能力建設；

2、透過吸引投資確保供給安全和彈性的框架；

3、監測和危機應對系統，用於猜測供給短缺並在發生危機時提供應對措施。

在當天的會議上，歐盟委員會各成員國在的第一和第二大步履方針的相關細節上達成了妥協。

好比，在第一大步履方針方面，各方一致同意加Chips Joint Undertaking的能力，該聯合企業將負責選擇“卓越中央”（下面會進行解釋），作為其工作計劃的一部分。

具體來說，Chip Joint Undertaking是建立在Horizon Europe計劃的基礎上的聯合企業，這是一種涉及同盟、成員國和私營部門的公私合作伙伴關係。透過投資於歐盟範圍內和可公然訪問的研究、開發和立異基礎設施來支援大規模的能力建設，促進尖端和下一代半導體技術的發展。

Chip Joint Undertaking將彙集來自歐盟的資源，包括 Horizon Europe 和 Digital Europe 計劃、與現有同盟計劃相關的成員國和第三方國家和地區，以及私營部門。

總體目標側重於進步整個同盟在尖端和下一代半導體技術方面的大規模製造能力，而四個詳細目標則側重於建立整合半導體技術的大規模設計能力，加強現有和開發新的試點線，建立進步前輩的技術和工程能力以加速量子晶片的發展，並在歐洲建立能力中央網路。

在第二大步履方針方面，終極的妥協擴大了所謂“同類首創”舉措措施的範圍，包括那些用於半導體制造的出產裝置。“同類首創”舉措措施有助於確保內部市場的供給安全，並可受益於許可證授予程式的快速跟蹤。此外，可顯著增強歐盟立異晶片設計能力的設計中央可能會獲得由委員會授予的“卓越設計中央”歐洲標籤。成員國可以根據現有立法對獲得此標籤的設計中央採取支援措施。

此外，各方還一致誇大了國際合作和保護智慧財產權作為建立半導體生態系統的兩個樞紐要素的重要性。

二、倡議方向：雲上設計、進步前輩試驗線、量子晶片、人才培養

在《歐洲晶片法案》的具體實施方面，在4月18日的會議上，歐盟各國也在最新的提案當中給出了詳細的措施。固然最初歐盟委員會建議只為最進步前輩的晶圓廠提供資金，但現在已經將範圍擴大到涵蓋整個價值鏈，除了進步前輩/成熟晶片的出產之外，還將發力晶片設計、進步前輩的試驗線、前沿的量子晶片和人才培養等方面。

《歐洲晶片法案》為加強歐盟的半導體行業建立了一個框架，包括：

1、建立歐洲晶片倡議；

2、制定尺度，以承認和支援促進歐盟半導體供給安全的一流綜合出產舉措措施和開放式歐盟鑄造廠；

3、在成員國和委員會之間建立一個協調機制，以監測半導體供給和應對半導體短缺的危機。具體來說，就是尋求與理念相近的戰略伙伴合作，例如擁有半導體工業上風的美國、日本、韓國及中國臺灣，透過“晶片外交倡議”以強化供給安全、應對斷鏈，並涵蓋晶片原料及第三國或地區出口管制等領域的對話協調，以確保晶片安全。

其中，歐洲晶片倡議主要包括以下五個部門：

總目標是支援整個歐盟的大規模技術能力建設和立異，以開發和部署尖端和下一代半導體和量子技術，從而加強同盟的進步前輩設計、系統整合和晶片生產能力，以及為實現數字化和綠色轉型做出貢獻。

1、整合半導體技術的設計能力

計劃透過建立一個可在歐盟範圍內使用的立異虛擬平臺，建立整合半導體技術的大規模立異設計能力。

該平臺將由新的立異設計舉措措施和擴充套件的庫和電子設計自動化（EDA）工具組成，整合大量現有和新技術（包括整合光子學、量子和人工智慧/神經形態等新興技術）。結合現有的EDA設計工具，它將答應設計立異的元件和新的系統概念，並展示樞紐功能，如高效能、低能耗、安全性、新的3D和異構系統架構的新方法等。

該平臺將與來自各個經濟部分的使用者行業密切合作，將設計公司、IP和工具供應商的社群與RTO連線起來，以提供基於技術共同開發的虛擬原型解決方案。將分擔風險和開發成本，並推廣新的基於網路的訪問設計工具的方法，包括靈活的本錢模型（尤其是原型設計）和通用介面標準。

透過不斷的立異開發來進級設計能力，例如基於開源精簡指令集計算機體系結構（RISC-V）的處理器體系結構。

它將透過雲提供服務，透過在成員國建立現有和新的設計中央網路，最大限度地擴大對整個社群的訪問和開放。

2、為立異出產、測試和實驗舉措措施做預備的試驗線

該倡議將支援出產、測試及實驗舉措措施的試驗線，彌合進步前輩半導體技術從實驗室到晶圓廠的差距。重點領域包括：

（a）試驗線，用於以開放和可訪問的方式對IP模組、虛擬原型、新設計和新型整合異構系統的機能進行實驗、測試和驗證，包括透過流程設計工具包。

上述虛擬平臺將答應對新的IP模組和新的系統概念進行設計探索，透過早期的工藝設計套件在試驗線上進行測試和驗證，並在轉移到製造之前提供即時反饋以完善和改進模型。從一開始，該倡議將與設計基礎設施協同擴充套件幾個現有的試點專案，以使設計和（虛擬）原型專案能夠進入。

（b）透過整合研究和立異流動，為未來技術節點的開發做預備，加強下一代晶片出產技術的技術能力，建立半導體技術上的新先導管線（New Pilot Lines），如低至10-7nm的FD-SOI、進步前輩的Gate All Around（GAA）技術和2nm及以下的前沿節點，以及用於3D異構系統整合和高階封裝的先導線。試點專案將整合最新的研究和立異流動及其成果。

該計劃將包括一個專用的設計基礎設施，例如由模擬用於設計晶片上電路和系統的設計工具的製造過程的設計模型組成。將建立這一設計基礎設施和使用者友好的試點線路虛擬化，使其能夠透過上述設計平臺在整個歐洲直接訪問。這種聯絡將使設計界能夠在技術選項商業化之前對其進行測試和驗證。它將確保新的晶片和系統設計充分利用新技術的潛力，並提供前沿立異。

這些試驗線將共同推動歐洲在半導體制造技術方面的智慧財產權、技能和立異，並將加強和擴大歐洲在進步前輩半導體技術模組（如光刻和晶圓技術）的新制造裝置和材料方面的地位。

此外，還將組織與行業的密切合作和協作， 透過使用新的或現有的試驗線來支援大規模立異，以對整合樞紐功能的新設計概念進行實驗、測試和驗證，例如進步前輩封裝、3D異構整合技術，以及用於電力電子的新型材料和架構，促進可持續能源和電移動性，降低能耗，安全性，更高水平的計算機能或整合突破性技術，如神經形態和嵌入式人工智慧（AI）晶片、整合光子學、石墨烯、量子技術和其他基於2D材料的技術。

這種強盛的擴充套件泛歐洲試驗線基礎設施與設計支援基礎設施密切相關，是擴大歐洲知識、能力和能力的基礎，以縮小從公共資助的研究到貿易資助的製造的立異差距，並在本世紀末增加歐洲的需求和製造業。

3、量子晶片的進步前輩技術和工程能力

該倡議將解決未來一代利用非經典原理的資訊處理元件的詳細需求，特別是基於研究流動的利用量子效應的晶片（即量子晶片）。重點領域包括：

（a）量子晶片的立異設計庫建立在基於半導體和光電的量子位平臺的經典半導體行業成熟工藝的設計和製造工藝基礎上；為與半導體不相容的替換量子位平臺開發立異和進步前輩的設計庫和製造工藝。

（b）用於整合量子電路和控制電子器件的試驗線，用於在正在進行的研究的基礎上構建量子晶片；以及，為原型設計和出產提供專用的潔淨室和鑄造廠，減少小批次量子元件開發和出產的進入壁壘，加快立異週期。

（c） 測試和實驗舉措措施，用於測試和驗證試驗線出產的進步前輩量子元件，封閉量子元件的設計者、生產者和使用者之間的立異反饋迴路。

4、建立能力中央和技能發展網路

（a）在每個成員國建立一個能力中央網路，以促進這些技術的使用，充當上述進步前輩設計平臺和試驗線的介面，促進其有效使用，並向包括終端使用者中小企業在內的利益攸關方提供專業知識和技能。能力中央將為行業提供立異服務，特別關注中小企業、學術界和公共當局，為各種使用者提供量身定製的解決方案，以促進歐洲更廣泛地採用設計和進步前輩技術。他們還將匡助在歐洲培養一支高技能的勞動力步隊。

（b）在技能方面，將圍繞設計工具和半導體技術在地方、地區或泛歐層面組織詳細的培訓步履。研究生獎學金將得到支援。這些步履將與學術界合作，增補《技能公約》下的產業承諾，增加實習和學徒人數。還將關注針對從其他部分轉移過來的工人的再培訓和技能晉升計劃。

5、半導體價值鏈中的初創企業、規模擴大企業、中小企業和其他公司獲得資本的“晶片基金”流動。

該倡議將透過支援初創企業、大規模擴大企業和中小企業廣泛獲得風險投資，以可持續的方式發展業務和擴大市場份額，支援建立繁榮的半導體和量子立異生態系統。

但願進步歐盟預算支出的槓桿效應，並在吸引私營部門融資方面實現更高的乘數效應。向面臨融資難題的公司提供支援，並解決鞏固歐盟及其成員國經濟韌性的需要；加快半導體制造技術和晶片設計領域的投資，利用公共和私營部門的資金，同時進步整個半導體價值鏈的供給安全。

為了實施“歐洲晶片倡議”資助的合格步履和其他相關任務，歐盟將成立歐洲晶片基礎設施同盟（“CIC”），監測執行情況的可衡量指標，及時彙報進展，推動目標實現。

三、430億歐元預算恐怕遠遠不夠

根據此前的計劃顯示，歐盟將在“下一代歐盟計劃”（NextGenerationEU）、“地平線歐洲”（Horizon Europe）等歐盟預算中已承諾的300億歐元的公共投資的基礎上，到2030年再增加超過150億歐元的額外公共和私家投資，使得總體的投資將達到430億歐元。其中，110億歐元將用於加強現有的研究、開發和立異，以確保部署進步前輩的半導體工具以及用於原型設計、測試的試驗生產線等。

對於這樣的資金分配框架，一些歐盟成員國存在不合，較小的歐盟國家抗議這種安排通常有利於德國等已經擁有完善產業的較大經濟體。

據瞭解，擔任歐盟輪值主席國的捷克政府選擇取消一項從旗艦“地平線歐洲”研究計劃中重新分配 4 億歐元（4.16 億美元）資金的提議。好像其他方面也縮減了一些資金，使得終極達成的《歐洲晶片法案》配套的補貼資金縮水到了430億歐元。

“歐洲晶片法案”預計將動員 430 億歐元的公共和私家投資，這其中 33 億歐元來自歐盟的直接預算。其中包括透過 Horizon Europe 計劃提供的 16.5 億歐元和透過 Digital Europe 計劃提供的 16.5 億歐元。在這一總額達33億歐元的預算當中，28.75 億歐元將透過 Chips Joint Undertaking實施。

根據歐盟的猜測，晶片需求預計將在2022年至2030年間翻一番。據估計，到2030年，半導體工業的價值約為1萬億美元。但是目前歐洲在全球半導體制造市場的份額僅為10%。歐盟汽車、IT和電信行業的大部分晶片都是在歐洲以外製造的，這給歐洲的愛立信、大眾和諾基亞等公司帶來了挑戰。

在歐盟及《歐洲晶片法案》的推動下，英特爾、英飛凌、意法半導體和格芯（GlobalFoundries）等晶片生產商已經承諾在德國和法國建設數十億歐元的舉措措施，並將根據新的法規尋求補貼。最新的動靜顯示，臺積電也正在考慮在德國投資建設28nm晶圓廠，但目前尚未終極決定。

不外，在上游原材料及建設本錢的上漲之下，疊加半導體市場復甦的不及預期，目前眾多的晶圓製造商都開始縮減資本支出及放緩擴產。最新的報道顯示英特爾330億歐元在德國馬德堡建造兩個新晶圓廠的計劃遭到了擱置，固然歐盟承諾提供65億美元的補貼，但是因為本錢的上升，英特爾還尋求德國政府額外津貼40 億至50 億歐元。

顯然，假如英特爾投資330億歐元，就能拿走超過100億歐元的補貼，歐盟但願依賴430億歐元的投資在2030年實現20%晶片製造份額的目標是遠遠不夠的。

此前恩智浦半導體CEO庫爾特西弗斯就警告稱，歐盟為“晶片法案”分配的資金遠遠不足以實現其為 2030 年設定的目標。他以為，歐洲晶片製造商需要大約 5000 億歐元的投資才能達到提議的 20% 的市場份額，而不是提出的 430 億歐元。

CLEPA-歐洲汽車供應商協會、政府事務高階政策經理William MOREAU此前也曾表示，要實歐洲晶片產量佔全球晶片產量20%的目標，歐洲半導體工業實際上需要2400億至6000億歐元的私家投資總額，因此政策需要積極在調動對於私家投資吸引力方面施展更大的作用。

固然一位歐盟官員表示，自去年公佈其晶片補貼計劃以來，歐盟已經吸引了超過1000億歐元的公共和私家投資。但這遠遠不夠。

總部位於華盛頓的戰略與國際研究中央的技術專家保羅·特里奧洛（Paul Triolo）等分析師也表示，歐盟可能難以縮小與競爭對手的差距。“與美國一樣，歐盟需要解決的關鍵問題是，有多少支援該行業的供應鏈可以轉移到歐盟，本錢是多少。”特里奧洛說。

編纂：芯智訊-浪客劍